


Digital Audio Signal Conditioner by LMK04805B

For Jitter Free Sound



本基板の使用により、どのような環境においても、必ず音質の向上が得られるという保証はございません。その点をご理解の上でご利用下さい。

本文書には、初歩的な事も含めて、基板の使い方と仕様について記述しております。電子工作のベテランの方も、安全にそして性能を十分に引き出していただくために、ご一読をお願いします。

ご使用中に、発煙・発火・異音などの異変がありましたら、直ちに電源をお切りいただきますようお願いいたします。

また、感電や火傷など電子工作で発生しがちな怪我をしたり、火災などを起こさないよう、十分に安全に配慮をした上で作業をお願いします。

©2014. 音屋 とらたぬ. All rights reserved.

Digital Audio Signal Conditioner by LMK04805B

For Jitter Free Sound

世界トップレベルのジッタークリーナー性能を誇る、テキサス・インスツルメンツ社の LMK04805B を使用した、オーディオ信号 (PCM/DSD) 用のジッタークリーナー基板です。

販売価格を維持するためにプリント基板のサイズ変更を変更したため、入力部や電源部、位相差検知のロジック IC のデザインを変更しました。また、性能に影響しない範囲で電源部分の電解コンデンサ (OS コンデンサ含む) を変更しました。

[概略]

LMK04805B は2つの PLL を持っています。そのジッタークリーナーとしての性能を最大限に引き出すためには、1つ目の PLL は帯域幅を極力狭くする必要があります。この基板では 10Hz になるように設計しています。しかし、帯域幅が狭いとジッターの多い信号が入力された場合に、PLL がロックしない可能性があります。それを回避するために、まずシリコンラボラトリー社の Si5317 でリファレンス信号のジッターを低減させます。Si5317 の PLL の帯域幅はジャンパーで4段階に設定できますので、ご使用されている機材に合わせて設定することが可能です。

Si5317 と LMK04805B の計3つの PLL がロックするまでの間は、入力された信号をそのまま出力するので、PLL ロック動作中の無音・雑音を回避することが出来ます。(但し、信号ソースの切替時に、多少の雑音が発生する場合がありますので、ご了承下さい。)

LMK04805B が持つクロックシンセサイザー機能により、リファレンス信号からマスタークロックとビットクロックを生成し、ビットクロック及びマスタークロックの位相調整を行っています。また、低ジッターのビットクロックをトリガーとして、D-FF により LR クロックをリクロックすることにより、全ての PCM オーディオクロック信号のジッターを極限まで低減することが出来ます。クロック信号で伝搬遅延が発生するので、データ信号に関しても、同じように D-FF で処理を行い、DA 変換時に問題がないようにしています。

与えられたビットクロックとマスタークロックは、ジッタークリーナー IC のリファレンスとして使用することと、PLL のロックと位相調整が終了するまでの間に出力するためだけに使用しており、低ジッターの信号に切り替わってからのマスタークロックの周波数は 128fs、256fs、512fs*¹ をジャンパーで設定していただきます。

LMK04805B、Si5317 のバイパスコンデンサには ECPU、ECHU、PMLCAP、導電性固体コンデンサを使用しています。LMK04805B が必要とする VCXO には、高品位の低位相雑音のものを選択し、PLL フィルターには誘電吸収特性の良好な COG 特性のセラミックコンデンサと ECPU を使っており、LMK04805B の性能を最大限に引き出せるように配慮しています。

ジッタークリーニング後のクロック信号のジッターの値は、ジッターを定量的に測定する装置を所有しておりません。ご参考までに、LMK04805B を使ったテキサス・インスツルメント社製の評価ボードのジッターの値を、同社ドキュメントから転載しておきます。詳細は評価ボードのデータシートをご覧ください。

入力信号 : 122.88MHz

出力信号 : 122.88Mhz (LVCMOS)

RMS Jitter 122.1 fs (10 kHz to 20 MHz)

132.3 fs (100 Hz to 20 MHz)

*1: サンプル周波数 176.4KHz と 192KHz は 512fs に設定できません。

[仕様]

基板

100mm × 100mm 1.6t FR-4 (放熱器が基板から 10mm 程度はみ出しています。)
 放熱器を含めた高さ 約 55mm
 銅箔 35 μ m 2層両面基板
 グリーンレジスト
 表面処理：半田レベラー (有鉛)

BCLK (ビットクロック/ワードクロック)

6.4 f.s (サンプリング周波数の 6.4 倍) に対応しています。

2.8224MHz 5.6448MHz 11.2896MHz
 3.072MHz 6.144MHz 12.288MHz

MCLK (マスタークロック/システムクロック) 対応

サンプリング周波数	128fs	192fs	256fs	384fs	512fs	768fs
44100Hz/48000Hz	○	×	○	×	○	×
88200Hz/96000Hz	○	×	○	×	○	×
176400Hz/192000Hz	○	×	○	×	×	×

(補足) サンプリング周波数 352800Hz/386000Hz への対応

Si5317 と LMK04805B の PLL がロックすることは確認しております。その時の MCLK は 128fs で固定されています。このサンプリング周波数については、対応できる DAC を所有していませんので、DAC によるテストは行っていません。この 2つのサンプリング周波数の LRCLK と BCK の位相関係を測定したオシロスコープの画像を示します。オシロスコープの波形から位相関係を見る限りにおいては、問題はないと考えていますが、動作保証の対象外とさせていただきます。




図1 PCM 352800Hz
(上: LRCLK 下: BCK)




図2 PCM 384000Hz
(上: LRCLK 下: BCK)

DSD :

DSD64(クロック 2.8224MHz)とDSD128 (クロック 5.6448MHz) に関しましては、PCM1792A との組み合わせで再生できることを確認しております。DSD256 につきましては、オシロスコープでクロックとデータ信号の正常な位相関係を確認しておりますが、対応しているDAC を所有しておりませんので、実際に再生できることの確認はとれていません。また、DSD512 は、測定に使用しているオシロスコープの帯域幅が足りないため波形が崩れていて、位相関係が正確にわかりません。参考までに掲載しておきます。

DSD256 以上の信号に関しましては動作保証の対象外です。

本基板の DSD 信号の場合の出力信号の波形を以下に示します。




図3 DSD64 (上 : BCLK 下 : DATA)




図4 DSD128 (上 : BCLK 下 : DATA)




図5 DSD256 (上 : BCLK 下 : DATA)




図6 DSD512 (上 : BCLK 下 : DATA)

信号レベル :

入力 : ロジック IC 74LVX125

CMOS	L	0 V以上	—	0.8 V以下
	H	2.4 V以上	—	5.5 V以下

出力 : ロジック IC 74LVC157

LVCMOS	L	0.5 V以下	(負荷によって変化します)
	H	2.3 V以上	(負荷によって変化します)

* 詳細は、各ロジック IC のデータシートを参照して下さい。

電源：

VDDに与えられた電圧を、電源レギュレータ IC で5.8 Vに落とした後に、各 IC で必要としている3.3 Vの電圧にしています。最初の電源レギュレータ IC は入出力電圧差が3 V以上必要ですが、電圧差がありすぎると電源レギュレータ IC の発熱量が多くなります。


LMK04805B が約500 mA、Si5317 が約200 mAの電流を必要とするため、700 mA以上の電流がこのレギュレータに流れます。電源レギュレータ IC には大きめの放熱器を取り付けておりますが、この放熱器を外した状態では、絶対にご使用されないようにして下さい。故障の原因になります。

電源トランスには2次側で最低でも1 Aの電流が取り出せるものを選択して下さい。両波整流後、平滑化コンデンサを付けた回路まではユーザー様でご用意ねがいします。その中にヒューズなどの安全回路を必ず入れて下さい。整流用のダイオードにはショットキーバリアダイオードをおすすめします。ショットキーバリアダイオードは耐圧が低めのものが多いので、選択した電源トランスの2次電圧に対して、十分な耐圧のあるものを選択して下さい。ダイオードと並列にフィルムコンデンサまたはセラミックコンデンサ (0.01 μ F) をつけると、さらに低ノイズになるようです。

入力側の電解コンデンサの耐圧は25 Vとなっていますので、VDDには20 Vを超える電圧を絶対に与えないようにご注意ください。また、交流電源をそのままつないだり、電源の極性を間違えますと確実に故障しますので、十分に確認してから電圧をかけるようにして下さい。

推奨する電圧の範囲は、直流9 Vから15 Vです。

ご参考までに、試作基板と本基板の試験で使用している電源トランスを紹介しておきます。RS オンラインのトロイダルコアトランス (型番：81576RS) です。二次側は12V (AC)で約1 Aの電流を取り出せます。詳細な仕様はRS オンラインのWeb サイトでご確認下さい。こちらのトランスの出力の1つを使用し、ショットキーバリアダイオードで両波整流後、3300 μ Fの電解コンデンサで平滑して、本基板に電源を供給しています。流れる電流が多いため、電圧降下が発生します。供給している電圧は13.3Vです。



電源端子

放熱：

LMK04805B は非常に発熱量の多い IC です。また、電源レギュレータ IC の発熱量も多いので、使用時の熱対策には十分にご配慮をお願いします。密閉したケースなど、空気の循環の無い環境でご使用されると、故障の原因になります。換気出来るように、スリット入りのケースを使用していただくことをおすすめします。また、初めて使用される際には、IC の発熱状態をチェックしていただき、必要であれば、ファンを用いた放熱を検討して下さい。ファンを使用する場合は、一定の風量を保つようにして下さい。IC またはヒートシンクの温度によってファンの回転数を制御しますと、急な温度変化で水晶発信器の発振周波数の変動を引き起こし、ジッターの増加をまねいたり、LMK04805B の PLL のロックが外れることもありますので、ご注意下さい。

入出力端子：

電源端子は5.08mmピッチ・1.3Φ穴のパッドになっています。一般的なプリント基板用の端子台をご利用いただけます。端子台1つがセットに含まれています。

また、信号の入出力端子は2.54ピッチ・0.8Φ穴の12ピンとなっております。ヘッダーピンなどをご利用いただけます。ヘッダーピン（12ピン）2つがセットに含まれます。


入力側		出力側	
ピン番号	信号	ピン番号	信号
1	グランド	1	グランド
2	グランド	2	グランド
3	BCLK	3	BCLK
4	グランド	4	グランド
5	データ1	5	データ1
6	グランド	6	グランド
7	データ2	7	データ2
8	グランド	8	グランド
9	MCLK	9	MCLK
10	グランド	10	グランド
11	グランド	11	グランド
12	グランド	12	グランド

※ BCLKは64fsのビットクロック MCLKはマスタークロック


PCMでは、データ1とデータ2にはLRCLKとDATAを割り当てて下さい。

DSDでは、データ1とデータ2にはLとRチャンネルのデータ信号を割り当てて下さい。

MCLKが必要な場合は、入力ピンの9は論理レベルのLまたはHに設定して下さい。但し、その場合でもPLLロック後には、出力ピンの9にはMCLKに設定されている周波数の信号が出力されますので、ご注意願います。



入力端子



出力端子と状態表示のLED端子

状態の表示：

電源を入れると、入力されたリファレンス信号に対してSi5317のPLLがロックした時点で、1つ目のLED（Si5317の表示）が点滅を始めます。点滅中はSi5317の入出力信号の位相調整を行っています。位相調整が終わると、このLEDが点灯した状態になります。その後、少し間をおいてもう一つのLED（LMK04805Bの表示）が点灯した時点で、LMK04805Bの2つのPLLのロックと位相調整が終わり、出力信号はジッタークリーナーを経由したクリーンな信号に切り替わります。このジッタークリーナー基板の前後の装置によっては、切り替わる時にノイズが発生することがありますが、そのノイズが長く続くことはありません。


LEDは実装しておりませんので、本基板もしくはケースなどに取り付けて下さい。緑色のLED2つがセットに含まれます。

ジャンパーの設定：

Si5317 の PLL の帯域幅

JP1* ²	JP2* ²	帯域幅
L	L	100Hz
L	H	200Hz
H	L	1500Hz
H	H	6000Hz

- * 2 JP1 と JP2 にはプルダウン抵抗がついているので、開放すると L に設定されます。



右の図では、JP1・JP2 共に L に設定されているので、帯域幅は約 100Hz です。

帯域幅の値は、おおよその値です。BCLK の周波数によって変化します。詳しくは Si5317 のデータシートをご参照下さい。

この設定は電源を入れた時に読み込みますので、電源投入後に変更しても Si5317 には反映されませんので、変更する場合は電源を切ってから行って下さい。

なお、ご使用の環境におきまして、可能な限り帯域幅を狭くしていただいたほうが、Si5317 の出力する信号のジッターが減少します。PLL がロックする範囲内の最小値に設定していただきますようお願いいたします。

マスタークロックの周波数 (対 LR クロック比)

JP3	176400Hz ／ 192000Hz	JP4	88200Hz ／ 96000Hz	JP5	44100Hz ／ 48000Hz
128fs	22.5792MHz ／ 24.576MHz	128fs	11.2896MHz ／ 12.288MHz	128fs	5.6448MHz ／ 6.144MHz
256fs	45.1584MHz ／ 49.152MHz	256fs	22.5792MHz ／ 24.576MHz	256fs	11.2896MHz ／ 12.288MHz
開放 (128fs)	22.5792MHz ／ 24.576MHz	開放 (512fs)	45.1584MHz ／ 49.152MHz	開放 (512fs)	22.5792MHz ／ 24.576MHz


- * 3 JP3 にはプルダウン抵抗がついています。

お使いになっている機材に合わせて設定を行って下さい。

この設定は電源を入れた時に読み込みますので、電源投入後に変更しても出力信号は変化しませんので、変更する場合は電源を切ってから行って下さい。


右の図の設定内容は以下の通りです。

JP3 (176.4kHz/192kHz) : 128fs
 JP4 (88.2kHz/96kHz) : 256fs
 JP5 (44.1kHz/48kHz) : 512fs



[お願い]

今回作製しましたプリント基板（V1.2基板）にバグがあったため、パターンカットと銅線による配線しております。場所は、LM350TのリファレンスピンとU2近くのグランドパターンです。



しっかりとハンダ付けしておりますので、問題は発生しないと考えておりますが、この部分に半田ゴテで熱を加えてしまいますと、修正した内容が壊れてしまいますので、ご注意ください。

[保証]

部品の実装に関しましては手作業で行っておりますので、全製品に対して、完成後に機能試験をして正常動作を確認してから発送しております。

このような製造体制でありますので、保証期間は商品到着後、2週間とさせていただきます。到着後、お早めに機能のご確認をお願いします。正しい使い方をされても正常に動作しない場合は、修理が可能であれば修理で、修理が不可能であればご返金で対応させていただきます。

ハンダ付けなど、お見苦しいところがあると思います。また、機能確認時にクリップなどでパッドを挟んでおりますので、多少の傷がありますが、どうぞご容赦願います。

正常動作を確認するまでは、こちらから発送に使用しました箱と緩衝材をとっておいて下さい。

* 動作不良の場合の取り扱いについて

申し訳ありませんが、まず購入者様のご負担で返送していただき、こちらで基板が不良品であることを確認した後で、修理可能であれば修理とテストが完了後に送らせていただきます。ご負担いただいた返送料を購入者様の口座に振り込ませていただきます。

修理不可能と判断した場合は、ご負担いただいた返送料・商品代金・送料を購入者様の口座に振り込ませていただきます。

こちらでは正常に動作する場合は、ご返金はできかねますので、ご了承下さい。また、着払いで返送いただいても、受け取れませんのでよろしくお願い致します。

[テスト環境]

本基板の機能試験で使用している機材です。

DDC : Amanero Combo384 (Windows XP, Daphile Linux)

DAC : PCM1792A DUAL DAC

オシロスコープ : DSO4102B

[最後に]

この Digital Audio Signal Conditioner 基板が、お客様の DAC の最高のパフォーマンスを引き出し、今まで以上に豊かな音楽ライフを楽しんで頂けることを願っています。

本文書と Digital Audio Signal Conditioner 基板の著作権は「音屋 とらたぬ」にあります。

利用の範囲は個人で楽しむ電子工作とさせていただきます。

営利目的でのご利用はお控え下さい。